Artwork

Вміст надано Karlsruher Institut für Technologie (KIT). Весь вміст подкастів, включаючи епізоди, графіку та описи подкастів, завантажується та надається безпосередньо компанією Karlsruher Institut für Technologie (KIT) або його партнером по платформі подкастів. Якщо ви вважаєте, що хтось використовує ваш захищений авторським правом твір без вашого дозволу, ви можете виконати процедуру, описану тут https://uk.player.fm/legal.
Player FM - додаток Podcast
Переходьте в офлайн за допомогою програми Player FM !

24: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 25.07.2017

1:07:42
 
Поширити
 

Manage episode 200168335 series 2115026
Вміст надано Karlsruher Institut für Technologie (KIT). Весь вміст подкастів, включаючи епізоди, графіку та описи подкастів, завантажується та надається безпосередньо компанією Karlsruher Institut für Technologie (KIT) або його партнером по платформі подкастів. Якщо ви вважаєте, що хтось використовує ваш захищений авторським правом твір без вашого дозволу, ви можете виконати процедуру, описану тут https://uk.player.fm/legal.
24 | 0:00:00 Starten 0:00:08 Beispiel Folgenerkenner 0:01:37 Speziell Schaltwerkbausteine 0:03:35 Register 0:05:02 4-Bit-Register aus D-Flipflops mit Freigabesignal 0:08:04 Schieberegister 0:10:21 Serienparallelwandlung 0:11:38 Schieberegister mit parallelen Eingängen 0:13:13 Schieberegister: Division/Multiplikation mit 2 0:14:02 Schieberegister: Umlaufspeicher/Ringzähler 0:15:07 Konkreter Baustein: 74LS194 0:16:10 Betriebsarten des Schieberegisters 0:18:11 Zähler 0:20:03 Grundlegendes Übergangsdiagramm 0:21:35 Schaltsymbole 0:22:10 Beispiel: synchroner 3-stelliger Dualzähler 0:25:53 Herleitung 0:34:17 Asynchrone Zähler (Ripple Counter) 0:40:56 Nachteile asynchroner Zähler 0:42:21 Partitionieren 0:43:11 Programmierbare Bausteine 0:44:05 NAND-Gatter im Gate-Array-Entwurfsstil 0:48:18 Aufbau eines MPGA (ASIC) 0:48:52 MPGA & ASIC: Vor- und Nachteile 0:49:40 Prinzipieller Aufbau eines FPGAs 0:50:50 Xilinx Virtex FPGA Model 0:51:26 FPGAs und MPGAs 0:53:07 Der Entwurfsprozess mit FPGAs 0:53:42 Entwurf mit FPGAs 0:58:02 Schaltnetz und Schaltsymbol 0:58:20 Serielle Addition (Papier- und Bleistift-Methode) 1:00:07 Carry-Ripple-Addierer 1:00:43 Schaltbild: n-Bit Carry-ripple Addierer 1:01:23 Probleme 1:02:46 Carry-Lookhead-Addierer 1:03:07 Berechnung der Überträge aus den Eingangsvariablen 1:05:44 Kaskadierung zweier 4-Bit Carry-Lookhead-Addierer
  continue reading

25 епізодів

Artwork
iconПоширити
 
Manage episode 200168335 series 2115026
Вміст надано Karlsruher Institut für Technologie (KIT). Весь вміст подкастів, включаючи епізоди, графіку та описи подкастів, завантажується та надається безпосередньо компанією Karlsruher Institut für Technologie (KIT) або його партнером по платформі подкастів. Якщо ви вважаєте, що хтось використовує ваш захищений авторським правом твір без вашого дозволу, ви можете виконати процедуру, описану тут https://uk.player.fm/legal.
24 | 0:00:00 Starten 0:00:08 Beispiel Folgenerkenner 0:01:37 Speziell Schaltwerkbausteine 0:03:35 Register 0:05:02 4-Bit-Register aus D-Flipflops mit Freigabesignal 0:08:04 Schieberegister 0:10:21 Serienparallelwandlung 0:11:38 Schieberegister mit parallelen Eingängen 0:13:13 Schieberegister: Division/Multiplikation mit 2 0:14:02 Schieberegister: Umlaufspeicher/Ringzähler 0:15:07 Konkreter Baustein: 74LS194 0:16:10 Betriebsarten des Schieberegisters 0:18:11 Zähler 0:20:03 Grundlegendes Übergangsdiagramm 0:21:35 Schaltsymbole 0:22:10 Beispiel: synchroner 3-stelliger Dualzähler 0:25:53 Herleitung 0:34:17 Asynchrone Zähler (Ripple Counter) 0:40:56 Nachteile asynchroner Zähler 0:42:21 Partitionieren 0:43:11 Programmierbare Bausteine 0:44:05 NAND-Gatter im Gate-Array-Entwurfsstil 0:48:18 Aufbau eines MPGA (ASIC) 0:48:52 MPGA & ASIC: Vor- und Nachteile 0:49:40 Prinzipieller Aufbau eines FPGAs 0:50:50 Xilinx Virtex FPGA Model 0:51:26 FPGAs und MPGAs 0:53:07 Der Entwurfsprozess mit FPGAs 0:53:42 Entwurf mit FPGAs 0:58:02 Schaltnetz und Schaltsymbol 0:58:20 Serielle Addition (Papier- und Bleistift-Methode) 1:00:07 Carry-Ripple-Addierer 1:00:43 Schaltbild: n-Bit Carry-ripple Addierer 1:01:23 Probleme 1:02:46 Carry-Lookhead-Addierer 1:03:07 Berechnung der Überträge aus den Eingangsvariablen 1:05:44 Kaskadierung zweier 4-Bit Carry-Lookhead-Addierer
  continue reading

25 епізодів

Усі епізоди

×
 
Loading …

Ласкаво просимо до Player FM!

Player FM сканує Інтернет для отримання високоякісних подкастів, щоб ви могли насолоджуватися ними зараз. Це найкращий додаток для подкастів, який працює на Android, iPhone і веб-сторінці. Реєстрація для синхронізації підписок між пристроями.

 

Короткий довідник

Слухайте це шоу, досліджуючи
Відтворити